SpinalHDL/VexRiscv

VexRiscv

✅ 近期有维护

A FPGA friendly 32 bit RISC-V CPU implementation

3,302Stars
519Forks
+3近 7 天 Star

Assembly · MIT · 最近推送 2026-10-13

官方仓库与安装文档 ↗

GitValue · 价值证据

待补证 · 证据覆盖 0%

试跑评分;文档声明与实测分开。未收集证据不代表项目没有价值。

Star 历史

2025-09-292026-11-03
查看历史数据
日期Stars
2026-10-053,280
2026-10-063,280
2026-10-073,281
2026-10-083,281
2026-10-093,281
2026-10-103,283
2026-10-113,283
2026-10-123,284
2026-10-133,287
2026-10-143,287
2026-10-153,287
2026-10-163,289
2026-10-173,290
2026-10-183,293
2026-10-193,294
2026-10-203,295
2026-10-213,296
2026-10-223,296
2026-10-233,297
2026-10-243,298
2026-10-253,299
2026-10-263,299
2026-10-273,300
2026-10-283,300
2026-10-293,301
2026-10-303,301
2026-10-313,301
2026-11-013,301
2026-11-023,301
2026-11-033,302

获取项目

git clone https://github.com/SpinalHDL/VexRiscv.git

克隆仅获取源码;依赖与安装步骤请参照项目的 README.

相关项目与平替候选

同领域不等于功能完全相同,选型前请核对官方文档和许可证。