darkriscv

近期有维护

opensouce RISC-V cpu core implemented in Verilog from scratch in one night!

Stars

2,632

累计关注

Forks

331

衍生分支

近 7 天增长

采集快照净变化

主要语言

Verilog

来自仓库信息

Star 历史与增长

只展示真实采集记录；缺失日期不补造数据。

2,632 ★49 次观测

2026-08-102026-11-03

查看最近观测数据

克隆只下载源码；安装和依赖请以官方文档为准。

git clone https://github.com/darklife/darkriscv.git

darkriscv 是什么？

opensouce RISC-V cpu core implemented in Verilog from scratch in one night!

如何获取和安装？

可使用 git clone https://github.com/darklife/darkriscv.git 获取源码。克隆不等于安装完成；依赖、宿主和使用步骤请参照官方 README。

可以商用吗？

当前许可信息：BSD-3-Clause。请核对原始许可、第三方依赖与具体使用条件。

维护与增长数据可靠吗？

当前状态：近期有维护。维护信号不等于安全审计；增长仅来自已采集的真实快照，缺少历史基线时不推测。