verilog-to-routing/vtr-verilog-to-routing

vtr-verilog-to-routing

✅ 近期有维护

Verilog to Routing -- Open Source CAD Flow for FPGA Research

1,281Stars

451Forks

+1近 7 天 Star

C++ · 许可证待核验 · 最近推送 2026-11-02

官方仓库与安装文档 ↗

vtr fpga cad verilog placement routing synthesis eda vpr

GitValue · 价值证据

待补证 · 证据覆盖 0%

试跑评分；文档声明与实测分开。未收集证据不代表项目没有价值。

Star 历史

2025-09-292026-11-03

查看历史数据

日期	Stars
2026-10-04	1,269
2026-10-05	1,269
2026-10-06	1,269
2026-10-07	1,270
2026-10-08	1,270
2026-10-09	1,271
2026-10-10	1,271
2026-10-11	1,271
2026-10-12	1,271
2026-10-13	1,274
2026-10-14	1,275
2026-10-15	1,275
2026-10-16	1,277
2026-10-17	1,277
2026-10-18	1,278
2026-10-19	1,278
2026-10-20	1,279
2026-10-21	1,279
2026-10-22	1,279
2026-10-23	1,279
2026-10-24	1,279
2026-10-25	1,279
2026-10-26	1,280
2026-10-27	1,280
2026-10-28	1,280
2026-10-29	1,280
2026-10-30	1,281
2026-10-31	1,281
2026-11-01	1,281
2026-11-03	1,281

获取项目

git clone https://github.com/verilog-to-routing/vtr-verilog-to-routing.git

克隆仅获取源码；依赖与安装步骤请参照项目的 README.

相关项目与平替候选

同领域不等于功能完全相同，选型前请核对官方文档和许可证。